9.1nba免费视频,高雅人妻被迫沦为玩物,真人做爰视频,小日子电视剧在线观看全集免费,国产成人亚洲综合

  FPGA項目實戰(zhan)系列課程(cheng)－－軟件無線(xian)電應(ying)用方向

       理工(gong)科類大專(zhuan)以上(shang)學歷;喜(xi)歡并有志投身于IT事業(ye);具備一(yi)定硬件知識;了解(jie)Verilog  HDL硬件描述(shu)語言(yan)。

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結束后免費提供半年的技術支持，充分保證培訓后出效果；
        3、培訓合格學員可享受免費推薦就業機會。

第一篇 軟件無線電系統概述及仿真

1. 軟件無線電系統概述
2. 軟件無線電的三種結構形式
3. SignalTAP II 的設計方法和技巧
4. 邏輯分析儀仿真設計

第二篇 基于FPGA/CPLD的數據采集系統工程應(ying)用與工程課題實訓(xun)

1. Nyquist采樣以及可以實現頻譜搬移的帶通采樣（欠采樣）
2. 如何通過帶通采樣實現下變頻
3. 在實時通信系統中如何選取適當的采樣頻率去除混疊信號
4. 基(ji)于FPGA/CPLD的(de)帶通采樣（欠采樣）工程(cheng)應用(yong)以及(ji)工程(cheng)課題實訓(xun)

第三篇 基于FPGA/CPLD的數字濾波器工程應用與工程課題實訓

1. CIC濾波器算法原理
2. 基于FPGA/CPLD的濾波器工程應用以及工程課題實訓
3. 基于FPGA/CPLD的高斯白噪聲信號工程應用以及工程課題實訓
4. 乘累加結構以及分布式算法的FIR數字濾波器
5. MATLAB如何產生濾波器系數
6. 基于FPGA/CPLD的FIR數字濾波器工程應用以及工程課題實訓
7. 基(ji)于(yu)FPGA/CPLD的高(gao)斯濾波(bo)器(qi)工程應(ying)用以及(ji)工程課題實訓

第四篇 基于FPGA/CPLD的數字上下變頻工程應用與工程課題實訓

1. 基于FPGA/CPLD的載波NCO產生原理與工程應用
2. 基于FPGA/CPLD的數字上變頻原理與工程應用
3. 基于FPGA/CPLD的數字下變頻原理與工程應用
4. 基(ji)于FPGA/CPLD的數字上下變頻工(gong)程課題實訓(xun)

第五篇 基于FPGA/CPLD的數字調制解調工程應用與工程課題實訓

1. 數字調制解調的基本原理、設計方法以及影響選擇數字調制方式的因素
2. 基于FPGA/CPLD的BPSK調制解調工程應用
3. 基于FPGA/CPLD的BPSK調制解調工程實驗
4. 基于FPGA/CPLD的ASK調制解調工程應用以及工程課題實訓
5. 基于FPGA/CPLD的PSK調制解調工程應用以及工程課題實訓
6. 基于FPGA/CPLD的MSK調制解調工程應用以及工程課題實訓
7. 基(ji)于FPGA/CPLD的GMSK調(diao)制解調(diao)工(gong)程(cheng)應用以及工(gong)程(cheng)課題(ti)實(shi)訓(xun)

第六篇 基于FPGA/CPLD的單頻正弦信號產生工程應用與工程課題實訓

1. 單頻正弦信號產生工作原理
2. 單頻正弦信號產生工程應用
3. 單頻正(zheng)弦信號產生實驗(yan)

第七篇 偽隨機m序列產生和高斯白噪聲信號產生工程應用與工程課題實訓

1. 基于FPGA/CPLD的偽隨機m序列產生工程應用與工程課題實訓
2. 基于FPGA/CPLD的高斯白噪聲信號產生工程應用與工程課題實訓
3. 基于FPGA/CPLD的(de)高(gao)斯白噪聲信(xin)號產生實驗

第八篇 基于FPGA/CPLD的多速率信號處理工程應用與工程課題實訓
1. 多速率信號處理概述以及取樣率變換性質
2. 基于FPGA/CPLD的抽取工程應用以及工程課題實訓
3. 基于FPGA/CPLD的插值工程(cheng)應用以及工程(cheng)課題實訓

第九篇 基于FPGA/CPLD的同步技術工程應用與工程課題實訓
1. 基于FPGA/CPLD的載波同步工程應用與工程課題實訓
2. 基于FPGA/CPLD的位（碼元）同步工程應用與工程課題實訓
 3. 基(ji)于FPGA/CPLD的幀同(tong)步工程(cheng)應用與工程(cheng)課題實訓

第十篇 項(xiang)目(mu)實(shi)訓 項(xiang)目(mu)名稱：基于BPSK調制(zhi)解調的(de)高速數字(zi)化無(wu)線通(tong)信系統 核(he)心技(ji)術：碼NCO、成形濾(lv)(lv)波器、載(zai)波NCO、高斯(si)白噪(zao)聲(sheng)、數字(zi)下變頻、BPSK調制(zhi)解調、CIC濾(lv)(lv)波器、載(zai)波環(huan)跟(gen)蹤(科斯(si)塔斯(si)Costas環(huan))、數字(zi)上變頻、高斯(si)濾(lv)(lv)波、抽取、插值、低通(tong)濾(lv)(lv)波。（注：這些(xie)核(he)心技(ji)術全部是通(tong)過軟件編(bian)程的(de)方式實(shi)現）

項目主要內容：
該通(tong)(tong)(tong)信(xin)(xin)系統(tong)有兩部分(fen)組(zu)成，一部分(fen)為高速(su)數字(zi)化(hua)無(wu)(wu)線通(tong)(tong)(tong)信(xin)(xin)發(fa)射(she)機，一部分(fen)為高速(su)數字(zi)化(hua)無(wu)(wu)線通(tong)(tong)(tong)信(xin)(xin)接收機。 在(zai)基(ji)于(yu)FPGA設計的高速(su)數字(zi)化(hua)無(wu)(wu)線通(tong)(tong)(tong)信(xin)(xin)發(fa)射(she)機中(zhong)，信(xin)(xin)源碼經過低(di)通(tong)(tong)(tong)濾波等變(bian)換后(hou)進行BPSK調制(zhi)，然后(hou)再(zai)通(tong)(tong)(tong)過數字(zi)上變(bian)頻將基(ji)帶信(xin)(xin)號(hao)混頻到中(zhong)頻信(xin)(xin)號(hao)，再(zai)經過濾波后(hou)送D/A轉(zhuan)換器輸出射(she)頻信(xin)(xin)號(hao)。以上這些工作全部是在(zai)FPGA內(nei)通(tong)(tong)(tong)過Verilog編程實現。